Makefile 是什么

一个正式的软件工程中，源文件按类型、功能、模块等分别放在不同的目录下，如果每次都在命令行这样： gcc a.c b.c c.c -o test ，显然是非常影响效率的，那么这时候就需要 Makefile 来进行管理，在 Makefile 中指定哪些文件先编译，那些文件后编译，在什么情况下编译哪些文件等操作。

Makefile 就是一个用来帮助我们编译的工具，和 Windows 下的 IDE 类似，只不过 Makefile 需要我们自己动手编写，一个好的 Makefile 可以极大的提升工作的效率。

Makefile 规则

target ... : prerequisites ...

command

...

target 就是我们编译文件要生成的目标， prerequisites 就是我们编译文件需要的依赖， command 就是用依赖生成目标所需要执行的命令。

比如我们平时使用的 gcc a.c b.c -o test

这里的 test 就是我们要生成的目标， a.c 就是我们生成目标需要的依赖，而 gcc a.c -o test 则是命令。将这行命令用 Makefile 的方式来写就是：

test:a.c b.c

    gcc a.c b.c -o test

Makefile 中的命令必须用 tab 开始，不能是空格。

Makefile 可以自动推导文件以及文件依赖关系后面的命令，在后面的示例中我们可以看到目标的依赖基本都是 .o 文件而不是 .c 文件，原因正是 Makefile 强大的自动推导功能。

通常 Makefile 中还会有一个名为 clean 的目标，用来清除编译后产生的各种文件。一般情况下 Makefile 会根据依赖和目标的新旧来决定是否编译，但是如果不小心修改了目标而造成目标比依赖新的情况的话，Makefile 会因为目标比依赖新而忽略这个目标下的命令，这个时候显然会造成问题，一个解决的办法就是使用 clean 这样的目标来清除编译后的文件，然后 make 重新编译。

clean 这个目标有点特殊，他是不需要依赖的，因此也叫伪目标。一般使用方式如下：

clean:

    rm *.o test -f

Makefile 使用

make 命令执行时，需要一个 Makefile 文件(文件名为 Makefile 、 makefile 、 *.mk )，以告诉 make 命令需要怎么样的去编译和链接程序。执行时只用在命令行输入 make ， Makefile 就会自动执行第一个目标下的命令。而是否执行命令则取决于依赖，如果没有目标文件或是目标后的依赖文件比目标文件新，Makefile 就会执行其下面的命令。

Makefile 中使用 # 注释,只注释 # 后的一行。

Makefile 中引用其他 Makefile，用 include 指令来引用。引用的效果就是原地展开。

Makefile 命令前面加 @ 来静默执行，即执行命令时不打印命令本身。

Makefile 变量

Makefile 中的变量和 shell 脚本中非常相似，都是直接定义，不需要类型，引用时用 $(var) 。

伪目标（ .PHONY ）：伪目标形式上是一个目标，但是不需要依赖，伪目标一般只是为了执行目标下面的命令（比如 clean 就是伪目标）。

Makefile 中的几种变量赋值运算符

= 赋值，可以被赋值为变量的值，解析时取这个变量最后的值。

:= 也是赋值，被赋值为变量时解析为变量在这行语句时的值，即变量如果后面改变这里的值也不改变。

?= 如果变量前面并没有赋值过则执行这条赋值，如果前面已经赋值过了则本行被忽略。

+= 用来给一个已经赋值的变量接续赋值，意思就是把这次的值加到原来的值的后面。

关于 = 和 := ，比如 B=$(A)bcd ，那么 B 的值取决于变量 A 最后一次被赋值的值，即使 A 在 B 之后再次被赋值，变量 B 仍然会随着 A 的改变而改变。而 := 则只看之前 A 最后被赋值的值。

Makefile 的环境变量

Makefile 中用 export 导出的就是环境变量。一般情况下要求环境变量名用大写，普通变量名用小写。

环境变量和普通变量不同，可以这样理解：环境变量类似于整个工程中所有 Makefile 之间可以共享的全局变量，而普通变量只是当前本 Makefile 中使用的局部变量。所以要注意：定义了一个环境变量会影响到工程中别的 Makefile 文件，因此要小心。

Makefile 中的自动变量

自动变量是 Makefile 中提前预定义的特殊意义的符号，类似 C 语言中的宏 __LINE__ 等，提前被定义并被赋予了特殊含义。

$@ 目标文件名，比如上文的 test 。

$< 第一个依赖文件名，如果依赖目标是以模式（即“ % “）定义的，那么” $< “将是符合模式的一系列的文件集。注意，其是一个一个取出来的。

$^ 依赖的文件集合，比如上文的 a.c b.c 。

此外还可以向 Makefile 传参， $# 存放传递参数个数， $1 存放第一个参数的字符串， $2 存放第二个参数的字符串……

其他

通配符：比如在当前文件夹下有 1.c 2.c 12.c test.c 1.h 。

% 若干个任意字符，和 * 很相似，但是 % 一般只用于规则描述中，又叫做规则通配符。

* 若干个任意字符 *.c 匹配 1.c 2.c 12.c test.c 。

? 1个任意字符 ?.c 匹配 1.c 2.c 。

[] 将 [] 中的字符依次去和外面的结合匹配 [12].c 匹配 1.c 2.c 。

Makefile 与 shell 脚本非常相似，shell 脚本中能使用的 Makefile 也能使用，比如 awk 等工具